日前，中國華夏芯公司宣布，其異構計算處理器IP核已經在硅片上成功實現，并已通過HSA（異構系統架構）一致性測試。華夏公司宣布了新的機器學習和深層神經網絡的開源項目，旨在進一步推動HSA異構計算的發展。這次華夏芯推出的產品則是國內企業在異構計算上的技術突破，并有望在人工智能、機器視覺、工業4.0、移動通信、無人機等領域推廣應用。
異構計算處理器
什么是異構計算
同構計算是使用相同類型指令集和體系架構的計算單元組成系統的計算方式。而異構計算主要是指使用不同類型指令集和體系架構的計算單元組成系統的計算方式，常見的計算單元類別包括CPU、GPU、DSP、ASIC、FPGA等。異構計算用簡單的公式可以表示為“CPU+XXX”，究其本質而言Cpu+本質上指的是單核與多核能力的提升。舉例來說，AMD著力發展的APU就屬于異構計算，用公式表示就是CPU+GPU。
由于術業有專攻，CPU、GPU、DSP、ASIC、FPGA各有所長，在一些場景下，引入特定計算單元，讓計算系統變成混合結構，就能讓CPU、GPU、DSP、FPGA執行自己最擅長的任務。如果能做到無縫地將運行于CPU之上的通用計算、運行于GPU之上的并行計算、運行于DSP之上或者ASIC/FPGA之上的優化計算整合在一起，就能獲得更好的應用性能，更低的功耗等特性，相對于同構計算而言也可能有一定性能優勢。
異構計算處理器
在超算上已經得到廣泛應用
其實，異構計算對大家而言并不陌生，在TOP500刷榜的天河2號和神威太湖之光都采用了異構計算。其原因就在于異構計算能帶來很高的性能和性能功耗比，以天河2號的一個計算節點為例。
Xeon E5的滿載功耗達145W，雙精浮點為0.21T Flops，而Xeon PHI功耗300W，雙精浮點達1T Flops。
天河2號一個計算節點由2片Xeon E5和3片Xeon PHI，理論雙精浮點性能為3.42T Flops，功耗為1190W，理論雙精浮點性能與功耗的比值為2.87GFlops/W。相同功耗下使用8片Xeon E5只能獲得1696Gflops的理論雙精浮點性能，理論雙精浮點性能與功耗的比值為1.42GFlops/W。從數據可以看出，在同等功耗下，在使用Xeon PHI加速后，理論雙精浮點性能與是只使用Xeon E5的2倍。
正是因為異構計算在理論上有著諸多的優勢，一些媒體將“CPU+XXX”稱為下一代處理器。
