這個(gè)SN75LVDS82FlatLink嗎?7-bit包含四個(gè)serial-in接收機(jī)parallel-out轉(zhuǎn)移登記,一個(gè)7×?xí)r鐘合成器,五個(gè)低壓微分信號(hào)(LVDS)線在單一的集成電路的接收器。這些功能讓收到來(lái)自一個(gè)兼容的同步數(shù)據(jù),例如SN75LVDS81發(fā)射器,超過五balanced-pair導(dǎo)體和擴(kuò)大到28位結(jié)束單人賽低壓TTL(LVTTL)同步數(shù)據(jù)傳輸速度較低。這個(gè)SN75LVDS82也可與SN75LVDS84或SN75LVDS85為21-bit轉(zhuǎn)移。當(dāng)接收、高速LVDS數(shù)據(jù)接收和裝入寄存器的七次(7×)LVDS輸入時(shí)鐘(CLKIN)。這些數(shù)據(jù)隨后會(huì)被卸下來(lái)了28-bitLVTTL并行總線的寬CLKIN率鎖相環(huán)時(shí)鐘合成器電路產(chǎn)生一個(gè)7×鐘內(nèi)部時(shí)鐘和輸出的擴(kuò)展的數(shù)據(jù)。SN75LVDS82提出有效的數(shù)據(jù)上的下降沿輸出時(shí)鐘(CLKOUT)。這個(gè)SN75LVDS82只需要5微分電阻輸入很少或沒有控制住了。在數(shù)據(jù)總線上出現(xiàn)相同的輸入端的發(fā)射機(jī)和接收機(jī)輸出和數(shù)據(jù)傳輸?shù)耐该鞯挠脩?。唯一可行的方法是使用的用?不清楚(SHTDN關(guān)閉)active-low輸入抑制鐘和關(guān)閉LVDS接收器,較低的功耗。在SHTDN清除所有低水平較低,內(nèi)部登記。其特點(diǎn)是操作的SN75LVDS82在周圍的空氣溫度0℃~70℃。封裝：SN75LVDS82 批號(hào)：東芝 廠家：SN75LVDS82 型號(hào)：SN75LVDS82