開發驗證平臺[img]http://splspl.cname03.cn/files/gls500006/500061.jpg[/img]這套衛星導航開發平臺具有的優勢如下： 1. 1.射頻板與基帶處理板相對獨立，兩個板子通過雙排插針連接在一起，基帶板為射頻板提供電源和工作時鐘，射頻板輸出AD采集的雙路正交采樣GPS中頻數據給基帶板，供后續處理。這樣的結構方便擴展使用，在保證基帶處理板資源足夠的情況下，對于GPS系統開發而言，更換不同的射頻板，可方便擴展GPS雙天線（測姿）、GPS L1，L2（L5）雙頻測量（載波相位差分）、GPSP碼直捕等技術上的開發，對于其它衛星導航系統，如中國的北斗I代、II代導航系統，俄羅斯的GLONASS導航系統和歐洲的Galileo導航系統也可方便擴展。 2. 2. 射頻板采用分立器件搭鍵而成，雖然較采用GPS射頻集成芯片結構上要復雜，但它相比集成方案所具有的優勢如下： ◆ 基帶板不需要做任何改動即可兼容GPS射頻芯片集成方案，對采用GPS射頻集成方案的用戶開發上提供便利。 ◆ 射頻板對GPS中頻信號進行39MHz雙路正交采樣，采樣率相比GPS射頻集成方案高的多，對碼片精確控制及CA碼偽距測量精度的提高提供了可能。 ◆ 大多數GPS射頻集成芯片采樣位數為2位（SIGN和MAG），由采樣位數低造成的信噪比損失大約為2dB左右，本方案采用雙路8位AD采樣，由采樣位數引起的信噪比損失可以忽略，相比集成射頻方案，該方案可以額外提高2dB的性能，非常可觀，該方案是高性能GPS接收機首選的方案。 ◆ 分立元件GPS射頻方案對于學習型用戶來講無疑在開發上可以做到更加靈活，因為它可以靈活的配置GPS中頻信號的采樣率、GPS采樣中頻頻率的輸出，另外通過對本振頻綜的配置，開發上兼容中頻采樣方案和零中頻正交采樣方案，因此在同一個開發平臺上都可以得到驗證。 ◆ 分立元件GPS射頻方案通過配置不同的本振頻率和更換前端帶通濾波器及后端的低通濾波器（濾波器參數重新計算和取值），可方便的接收GPSL2頻點或其它頻點信號，也可方便的接收如俄羅斯的GLONASS衛星信號和歐洲的Galileo衛星信號以及中國的北斗衛星信號等，這是GPS射頻集成方案實現不了的。 3.GPS衛星導航接收機開發平臺基帶處理板上具有USB2.0高速傳輸接口，可對GPS中頻數據進行實時采集并傳輸到計算機上，利用計算機處理軟件可對GPS中頻數據進行分析和處理，為GPS接收機捕獲和跟蹤算法的驗證及GPS軟件接收機開發人員提供了非常便利的真實GPS中頻數據來源條件，從而為算法的驗證及軟件接收機的開發極大的提高效率。 1. 4.我們提供完整的開發方案，包括 ◆ GPS衛星導航接收機硬件開發平臺一套，包括GPS有源天線，GPS射頻板，衛星導航接收機基帶處理開發板，電源模塊及接口線等（附帶光盤資料）。 ◆ 衛星導航接收機開發平臺開發方案設計說明文檔一份 ◆ 衛星導航接收機開發平臺電路設計原理圖及說明文檔一份 ◆ 基帶處理源代碼（FPGA源代碼）及說明文檔一份 ◆ DSP源代碼與說明文檔一份 ◆ DSP與上位機軟件串口通信協議說明文檔一份 ◆ GPS衛星導航接收機開發平臺使用說明書文檔一份 ◆ 基于導航開發平臺的USB2.0接口GPS中頻數據實時采集完整解決方案開發資料一份 其中光盤提供衛星導航接收機全套開發資料內容如下圖所示 [img]http://splspl.cname03.cn/files/pic/201032232025.jpg[/img]完整的GPS衛星導航接收機開發方案，讓您從熟悉導航開發平臺的過程當中可以快速的投入到導航接收機開發的角色中來，我們相應給您提供的技術上的支持，可以讓您少走一些彎路，從而節省整體開發周期和開發費用。 這套開發方案非常適合于導航、通信、雷達/信號處理、微電子學、測控通信及測繪類研究生學習和開發之用，適合于導航、通信類實驗室實驗平臺的低成本配置，相信從中不僅可以學習到導航接收機的原理、接收機開發的整個過程及設計，而且對于接收機的關鍵技術可以得到很多的積累，從而為您相關的項目上的開發提供技術上的支持。 第一部分技術指標說明1主要技術性能指標1.1接收機u 頻率： u 靈敏度：GPS u 通道數：GPS：12 （可擴展） u 定位精度：（相對于秒脈沖時刻） 1） GPS定位精度見表1(坐標系：WGS-84) 表1：GPS定位精度 參數 GPS 位置 水平1 7.5m 高程1 10m 速度 水平1 0.1m/s 高程1 0.15m/s 時間 秒脈沖 100ns 注：秒脈沖：寬度 1ms的TTL正脈沖、前沿與UTC同步 u 授時精度：GPS 100ns (1 ) u 初始定位時間：GPS初始定位時間見表2 表2：GPS初始定位時間 參數 冷啟動 熱啟動 重捕 時間（s） 80 40 1 u 動態性能：見表3 表3：GPS接收機動態性能 速度 加速度 高度 2400m/s 16g 不限 u 數據更新率：1Hz u 數據I/O： 2個232電平異步串口 1）串口缺省波特率為115200bps 2）數據傳輸格式：NMEA0183格式，自定義二進制格式 1個USB2.0高速傳輸接口 u 工作電壓：u 工作電流： =400mA（全溫度范圍） 1.2 有源天線u 類型：GPS有源天線 u 射頻插座：SMA u 工作電壓：u 工作電流： =50mA（全溫度范圍） u 放大系數：u 噪聲系數：u 工作頻率：1575.42 1.5MHz 1.3 整機功耗GPS衛星導航接收機開發平臺整機功耗 =2.5W 2功能2.1 衛星接收天線衛星接收天線接收GPS衛星信號，將GPS衛星信號輸入到GPS射頻板。 2.2 GPS射頻板 接受GPSL1信號輸入，板上完成L1頻段帶通濾波，低噪聲放大，頻綜產生，模擬下變頻至IQ正交兩路輸出，最后通過雙通道8位AD采樣輸出數字中頻信號，提供給GPS衛星導航接收機基帶開發平臺。 2.3 GPS衛星導航接收機基帶開發平臺 1）模式設置輸入功能 接收機可通過RS232接口，設置初始位置、北京時間等初始化信息，設置工作狀態、控制數據輸出等。 2）調試信息輸出功能 通過串口輸出UTC/北京時間，定位結果，速度，鐘差，各顆衛星的載波相位平滑偽距，多譜勒頻率，衛星高度角、方位角和信噪比等到監控界面上，輸出星歷，歷書等形成文件。界面圖形化顯示衛星頂視分布圖、信噪比、接收機運動軌跡、通道相關峰實時監測曲線、載波環和碼環環路誤差監測曲線等。 3）定位功能 定位模式可通過軟件命令請求，輸出參考坐標系：WGS－84。 4）非易失存儲功能 具有非易失存儲器，用于保存接收機中間運行結果如導航電文等信息。 5）預測功能 DSP軟件和上位機軟件分別具有可見星預測功能，上位機軟件提供豐富的可見星預測表格和圖形化曲線信息輸出。 第二部分 GPS衛星導航接收機 開發平臺原理及組成 1開發平臺總體方案介紹GPS衛星導航接收機開發平臺組成主要包括：天線單元、GPS射頻單元和GPS衛星導航接收機基帶開發平臺組成，其中GPS射頻單元主要完成GPSL1頻點的帶通濾波，低噪聲放大，頻綜產生，模擬混頻和雙路AD正交采樣等功能，基帶開發平臺主要由DSP和FPGA構成，其中FPGA主要完成衛星導航的基帶處理，而DSP主要完成可見衛星的預測，載波環和碼環的環路控制以及后續的導航定位解算等功能，如圖2-1所示。[img]http://splspl.cname03.cn/files/pic/201032232913.jpg[/img]圖2-1GPS衛星導航接收機開發平臺系統組成框圖 GPS有源接收天線接收GPS衛星信號輸入到開發平臺的射頻板上，射頻通道采用分立元件完成所需轉換。 在GPS射頻通道中，頻綜模塊SI4133通過FPGA的SPI接口配置產生1575MHz本振信號，與從天線進來的GPS信號經帶通濾波和低噪聲放大后一起進入AD8347進行混頻，經四階elliptic低通濾波之后，輸出近似零中頻IQ正交兩路基帶信號，做為AD采集的模擬輸入信號。 GPS衛星導航接收機基帶信號處理單元由一片Altera的FPGA-EP2C70F672完成，環路跟蹤與定位解算單元由一片TI的DSP-TMS320C6713完成，DSP和FPGA兩者配合共同完成衛星導航接收機開發平臺的基帶信號處理、環路跟蹤、定位解算和授時等功能。其中FPGA中的基帶信號處理主要包括載波NCO產生、碼NCO產生、復相位旋轉數字下變頻、本地GPS擴頻碼產生、相關器、時基信號產生、觀測數據TIC時刻測量、GPS幀同步信號產生和幀數據解調等，另外FPGA完成兩路串口收發、USB接口總線訪問、射頻頻綜SPI接口配置、FPGA與DSP總線接口通訊等功能。 DSP主要完成GPS可見星的預測，多譜勒預測，GPS各通道的初始化，各通道超前、即時和滯后相關值的讀取和存儲，載波跟蹤環和碼跟蹤環的環路控制，TIC時刻觀測數據的讀取，載波相位輔助偽距平滑處理，跟蹤多譜勒kalman濾波處理，GPS幀數據的讀取和導航電文解析、衛星星歷和歷書的實時存儲，GPS定位解算和速度求解、GPS授時環路控制和串口協議的組幀和解幀等功能。 2 開發平臺各功能模塊實現介紹2.1 天線單元GPS有源接收天線，通過SMA接頭與射頻板相連，天線具體參數要求見1.2處說明。 2.2 GPS射頻單元GPS射頻單元實現如圖2-2所示 [img]http://splspl.cname03.cn/files/pic/201032233058.jpg[/img] 圖2-2GPS射頻單元 2.3 GPS衛星導航接收機基帶處理單元GPS衛星導航接收機基帶處理單元如圖2-3所示[img]http://splspl.cname03.cn/files/pic/201032233217.jpg[/img] 圖2-3GPS衛星導航接收機基帶處理單元 基帶處理板硬件資源配置如下： 板上資源： ◆ 采用TI公司的高速浮點型處理器TMS320C6713B 主頻300MHz，達2400MIPS，具有強大的通用信號處理能力； ◆ ALTERA CycloneII EP2C70F672C8芯片，350萬門，門數資源非常豐富，可滿足目前絕大多數的信號處理硬件編程和控制能力； ◆ ALTERA MAXIIEPM570T144芯片，可用于板上DSP和FPGA程序代碼在線升級； ◆ 1片 64Mb 16位總線FLASH芯片，用于存儲DSP運行代碼和大量用戶非易失性數據； ◆ 1片 128Mb 32位總線SDRAM，擴展DSP外部存儲器資源； ◆ 1片 64/128/256kbEEPROM，用于存儲用戶非易失性數據； ◆ 2片 2/4/8Mb 16位總線SRAM，擴展FPGA外部存儲器資源，可做為數據采集乒乓存儲使用； ◆ 1個實時時鐘模塊（RTC），保存實時時間信息，掉電不丟失； ◆ 6個用戶指示燈； ◆ 1個用戶多功能指示彩燈； ◆ 1個系統復位按鍵； ◆ 1個配置撥碼開關； 2.4 GPS衛星導航接收機開發平臺 由GPS射頻單元和GPS衛星導航接收機基帶處理單元組成完整的GPS衛星導航接收機開發平臺，如圖2-4所示 [img]http://splspl.cname03.cn/files/pic/20103223348.jpg[/img] 圖2-4GPS衛星導航接收機開發平臺 2.5上位機監控軟件 上位機監控軟件界面如圖2-5所示[img]http://splspl.cname03.cn/files/pic/20103223373.jpg[/img]圖2-5上位機監控軟件上海宇志通信技術有限公司聯系人：夏工 手機： 13585951700QQ : 174632971電話/傳真：021－55896538Email:SPL_20100518@126.com網址：www.caspl.cn