TFC-2700L高精度頻率計(jì) 概述TFC-2700L三個(gè)量程對(duì)測(cè)量從1Hz～2700MHz的輸入頻率,其內(nèi)置溫度補(bǔ)償振蕩器(TCXO)確保本機(jī)在長(zhǎng)時(shí)間的使用中依然獲得準(zhǔn)確穩(wěn)定的測(cè)量結(jié)果,本機(jī)采用超高頻率分析處理器,對(duì)低頻同樣可以得到相對(duì)準(zhǔn)確的測(cè)量結(jié)果.電氣特性顯示器:8位綠色數(shù)碼管顯示閘門:Hz,kHz,MHz,GHz紅色指示燈.頻率范圍:1Hz～2700MHz閘門時(shí)間:0.1秒,1秒,10秒分析度:1nHz()精確度:1 時(shí)基誤差輸入特性 A量程:1Hz～20MHz（20mVrms）/1M 　 B量程:100kHz～120MHz（50mVrms）/1M 　 C量程:80MHz～2700MHz（20mVrms）/50 衰減器 A量程: 1 　B量程: 10時(shí)基特性:頻率20M(PTX0,溫度補(bǔ)償晶體振蕩器) 溫度穩(wěn)定度: 5ppm(0～50℃)功率消耗:AC110V/220V 10%,15W重量:約2.2Kg 一、概述1）數(shù)字頻率計(jì)的基本原理 頻率計(jì)的基本原理是用一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，對(duì)比測(cè)量其他信號(hào)的頻率。通常情況下計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，此時(shí)我們稱閘門時(shí)間為1秒。閘門時(shí)間也可以大于或小于一秒。閘門時(shí)間越長(zhǎng)，得到的頻率值就越準(zhǔn)確，但閘門時(shí)間越長(zhǎng)則沒測(cè)一次頻率的間隔就越長(zhǎng)。閘門時(shí)間越短，測(cè)的頻率值刷新就越快，但測(cè)得的頻率精度就受影響。本文。數(shù)字頻率計(jì)是用數(shù)字顯示被測(cè)信號(hào)頻率的儀器，被測(cè)信號(hào)可以是正弦波，方波或其它周期性變化的信號(hào)。如配以適當(dāng)?shù)膫鞲衅鳎梢詫?duì)多種物理量進(jìn)行測(cè)試，比如機(jī)械振動(dòng)的頻率，轉(zhuǎn)速，聲音的頻率以及產(chǎn)品的計(jì)件等等。因此，數(shù)字頻率計(jì)是一種應(yīng)用很廣泛的儀器電子系統(tǒng)非常廣泛的應(yīng)用領(lǐng)域內(nèi)，到處可見到處理離散信息的數(shù)字電路。數(shù)字電路制造工業(yè)的進(jìn)步，使得系統(tǒng)設(shè)計(jì)人員能在更小的空間內(nèi)實(shí)現(xiàn)更多的功能，從而提高系統(tǒng)可靠性和速度。集成電路的類型很多，從大的方面可以分為模擬電路和數(shù)字集成電路2大類。數(shù)字集成電路廣泛用于計(jì)算機(jī)、控制與測(cè)量系統(tǒng)，以及其它電子設(shè)備中。一般說來，數(shù)字系統(tǒng)中運(yùn)行的電信號(hào)，其大小往往并不改變，但在實(shí)踐分布上卻有著嚴(yán)格的要求，這是數(shù)字電路的一個(gè)特點(diǎn)。數(shù)字集成電路作為電子技術(shù)最重要的基礎(chǔ)產(chǎn)品之一，已廣泛地深入到各個(gè)應(yīng)用領(lǐng)域VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設(shè)計(jì)電路的工具，目前已經(jīng)成為IEEE（TheInstituteofElectricalandElectronicsEngineers）的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ToptoDown）和基于庫（LibraryBased）的設(shè)計(jì)的特點(diǎn)，因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實(shí)現(xiàn)可編程的專用集成電路的設(shè)計(jì)。 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測(cè)量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運(yùn)用VHDL語言。將使整個(gè)系統(tǒng)大大簡(jiǎn)化。提高整體的性能和可靠性。2）頻率計(jì)實(shí)現(xiàn)頻率計(jì)的結(jié)構(gòu)包括一個(gè)測(cè)頻率控制信號(hào)發(fā)生器、一個(gè)計(jì)數(shù)器和一個(gè)鎖存器（1）測(cè)頻率控制信號(hào)發(fā)生器設(shè)計(jì)頻率極的關(guān)鍵是設(shè)計(jì)一個(gè)測(cè)頻率控制信號(hào)發(fā)生器，產(chǎn)生測(cè)量頻率的控制時(shí)序。控制時(shí)鐘信號(hào)clk取為1Hz，2分頻后即可查聲一個(gè)脈寬為1秒的時(shí)鐘test-en，一此作為計(jì)數(shù)閘門信號(hào)。當(dāng)test-en為高電平時(shí)，允許計(jì)數(shù)；當(dāng)test-en由高電平變?yōu)榈碗娖剑ㄏ陆笛氐絹恚r(shí)，應(yīng)產(chǎn)生一個(gè)鎖存信號(hào)，將計(jì)數(shù)值保存起來；鎖存數(shù)據(jù)后，還要在下次test-en上升沿到哦來之前產(chǎn)生零信號(hào)clear，將計(jì)數(shù)器清零，為下次計(jì)數(shù)作準(zhǔn)備。（2）計(jì)數(shù)器計(jì)數(shù)器以待測(cè)信號(hào)作為時(shí)鐘,清零信號(hào)clear到來時(shí),異步清零;test-en為高電平時(shí)開始計(jì)數(shù)。計(jì)數(shù)是以十進(jìn)制數(shù)顯示,本文設(shè)計(jì)了一個(gè)簡(jiǎn)單的10kHz以內(nèi)信號(hào)的頻率機(jī)計(jì)，如果需要測(cè)試較高的頻率信號(hào)，則將dout的輸出位數(shù)增加，當(dāng)然鎖存器的位數(shù)也要增加。（3）鎖存器當(dāng)test-en下降沿到來時(shí)，將計(jì)數(shù)器的計(jì)數(shù)值鎖存，這樣可由外部的七段譯碼器譯碼并在數(shù)碼管顯示。設(shè)置鎖存器的好處是顯示的數(shù)據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。鎖存器的位數(shù)應(yīng)跟計(jì)數(shù)器完全一樣。