NiosII處理器是用戶可配置的通用RISC處理器，它是一個非常靈活和強大的處理器。Nios處理器的易用和靈活已成為當今最流行的處理器。設計者可利用SOPCBuilder系統開發工具能夠很容易地創建自己的處理器系統。SOPCBuilder可用于集成一個或多個可配置的帶有許多標準外圍設備的NiosCPU，并利用自動形成的Avalon交換結構總線將這些系統連接在一起。 可配置的NiosIICPU是NiosII處理器系統的核心，它能夠被靈活配置而適用于各種各樣的應用。硬件資源： 1、FPGA芯片：采用ALTERA公司的Cyclone處理器EP1C6Q240或EP1C12Q240。 8MByte高速SDARM 8MByte快速FLASH 配置芯片：EPCS1或EPCS4。 兩種下載配置模式：AS模式和JTAG模式。 可選配的10M或100M網絡擴展板。 IIC的實時時鐘芯片，IIC的EEPROM,可做應用開發，或配合FPGA的IIC控制器開發調試。 1個交流蜂鳴器 4個8段數碼管 4個輸入鍵盤，1個復位鍵。 8個LED指示燈輸出 LCD接口，標準的字符型液晶模塊接口，16×2字符； 2個9針RS－232串口，實現與計算機的數據通訊；輔助調試，結果輸出； 8色的VGA接口，直接VGA顯示器對接，實現8種顏色的顯示；用于驗證VGA時序； 1個標準的鼠標、鍵盤接口，支持3.3V和5V設備，可以用來驗證PS/2的接口協議，實現一個IO設備擴展； USB1.1實驗接口。直接擴展FPGA的IO到USB接口，用于評估FPGA上實現USBControler的供能； 兩段共80芯的功能擴展接口，可駁接網絡擴展板、AD/DA卡、音頻輸入輸出卡、視頻采集處理卡等。用戶也可以開發自己定義的接口板。開發集成環境和手冊： 支持ALTERA提供的QuartusII5.0或QuartusII4.0。 SOPCBuilder開發工具。 NIOSIIIDE集成開發環境，支持C/C++；通過串行口實現在線Debug調試。 提供SignalTapII，NIOSII5.0，ModsimSE6.0。 提供ucLinux開發軟件包。 提供電子文檔。 基礎實驗： 定制簡單NiosII系統 PIO輸出控制實驗1流水燈控制 PIO輸出控制實驗2步進電機控制實驗 PIO外部中斷實驗 定時器實驗1使用系統時鐘服務 定時器實驗2使用時間標記服務 定時器實驗3看門狗實驗 JTAGUART實驗1通過C庫函數訪問JTAGUART JTAGUART實驗2通過HALAPI函數訪問JTAGUART UART實驗1通過C庫函數訪問UART SPI操作實驗 利用外接I2C器件的實時時鐘、EEPROM讀寫實驗 彩色液晶繪圖實驗 存儲器實驗 SystemID實驗 添加用戶邏輯實驗 添加用戶指令實驗 ucLinux系統開發 開發套件核心器件是具有最大20萬門電路的FPGA器件，支持HDL語言IC開發。 支持ALTERA公司EDA設計軟件的學習。 產品報價： FreeDEVNiosII-EP1C6FPGA開發板 1800元（含網絡接口板150元）； FreeDEVNiosII-EP1C12FPGA開發板 2100元（含網絡接口板150元）。